본 연구는 다양한 멀티미디어 시스템에 사용되는 ASIC반도체의 설계에서 사용되는 디지털 필터의 설계에 대한 것이다. 디지털 필터의 설계에서 가장 중요한 요소는 곱셈기의 구현방 법이다. 곱셈기는 ASIC제작시 가장 높은 전력과 넓은 면적을 차지하기 때문에 가능한 저전 력, 좁은 면적으로 설계를 하는 것이 관건이다. 본 논문에서는 새로운 수 표현 기법인 CSD 표현법을 사용하여 디지털 필터를 구현하고 기존의 이진수 표현을 이용한 디지털 필터와 비 교분석을 수행하였다. 실험결과는 CSD 표현을 사용한 디지털 필터가 연산량이 기존의 디지털 필터의 비하여 감 소한 것을 보였으며 이는 소형화 및 경량화 추세인 임베디드 디지털 멀티미디어 시스템에 적용할 수 있을 것으로 사료된다.

The hardware complexity of digital filter is mainly dominated by coefficient multiplier. Implementing fixed-point coefficient multiplication as a network of adders, subtractors, and shifters yields lower power consumptiom. In such a filters, the number of adders determines the implementation cost. In transposed implementation of FIR filter, each input is multiple by several coefficients. Considering all the coefficients as a mutiplier block and omitting the redundancies by sharing the common fundamentals among different coefficients, yields great reduction in the number of arithmetic operations. In this paper presents a CSD based algorithm to reduce computational complexity of mutiple constant filter coefficients. Simulation results show that using CSD based method results good improvement in adder cost og mutiplier block.

• 이영석(청운대학교 디지털방송공학과) | Youngseock Lee