논문 상세보기
pp.295-302
본 연구에서는 시스토릭 어레이의 처리요소 수와 주어진 알고리즘을 처리하는 시간 두 평가기준에 대해서 최적의 시스토릭 어레이를 구현하기 위한 자동설계 소프트웨어 패케지를 개발하였다. 알고리즘의 크기에 맞는 시스토릭 어레이는 많은 처리요소를 요구하기 때문에 비효율적이므로 알고리즘을 분할하여 고정된 크기의 시스토릭 어레이로 사상시키는 방법을 이용했다. 시스토릭 어레이 설계과정에서 고려될 수 있는 여러 가지 사항들을 고려하여 처리요소의 통신패스 방향의 수를 줄이고 의존행렬의 열 벡터에서 값이 같은 열 벡터는 단일화하여 의존행렬의 크기를 줄여 발생되는 이용행렬의 수를 크게 줄였다. 따라서 기존의 Moldovan에 의한 방법보다 시스토릭 어레이를 설계하는 시간을 단축시켰으며, 처리요소의 수, 알고리즘의 수행시간, 분할밴드의 수 등을 계산하여 최적의 시스토릭 어레이를 설계했다. 작성된 프로그램에 동적 프로그래밍 알고리즘, QR분해 알고리즘과 행렬곱 알고리즘을 적용하여 각각에 대한 최적의 시스토릭 어레이를 설계하였으며 설계된 어레이의 구성을 CRT에 나타내어 어레이의 형태를 쉽게 인식할 수 있게 했다. 본 연구의 결과는 빠른 응답을 요구하는 신호 처리 및 데이터베이스 등에서 특수회로를 설계할 때 응용 될 수 있다. 그러나 본 연구에서의 시스토릭 어레이는 처리요소들이 분산되어 지역적으로 상호 연결되어 있으므로 한 처리요소가 제대로 동작하지 않으며 전체결과가 잘못된다. 따라서 몇 개의 처리 요소가 동작되지 않을 경우에도 전체 시스템이 정확하게 동작할 수 있는 폴트톨러런스 시스템의 설계가 앞으로의 고려사항이다.
In this paper, a methodology for the automatic design of the optimal systolic arrays is proposed. Algorithm transformation is the main mathematical tool on which this methodology is based. Also, technique for partitioning algorithm into systolic arrays is presented. Algorithm partitioning is essential when the size of the computational problem is larger than the size of the array. This study results in (a) reduction of the design time of systolic arrays for given algorithms, (b) CRT display of the structures of systolic arrays, and (c) automatic designing of the optimal systolic array by the criteria such as the number of processing elements, bands, and communication paths. The procedure for these results was programmed using HP BASIC language on HP-9836 computer.
