pMOS소자의 p+게이트 전극으로 다결정실리콘과 비정질실리콘을 사용하여 고온의 열처리 공정에 따른 붕소이온의 침투현상을 high frequency C-V plot, Constant Current Stress Test(CCST), Secondary Ion Mass Spectroscopy(SIMS) 및 Transmission Electron Microscopy(TEM)를 이용하여 비교하였다. C-V plot분석 결과 비정질실리콘 게이트가 다결정실리콘 게이트에 비해 flatband전압의 변화가 작게 나타났으며, 게이트 산화막의 절연파괴 전하밀도에서는 60~80% 정도 향상된 값을 나타내었다. 비정질실리콘 게이트는 증착시 비정질로 형성되는 구조로 인한 얇은 이온주입 깊이와 열처리 공정시 다결정실리콘에 비교하여 크게 성장하는 입자 크기 때문에 붕소이온의 침투 경로가 되는 grain boundary를 감소시켜 붕소이온 확산을 억제한 것으로 생각된다. Electron trapping rate와 flatband 전압 변화와의 관계에 대하여 고찰하였다.

LPCVD(Low Pressure Chemical Vapor Deposition) System을 이용하여 여러가지 증착 변수에 따른 실리콘 박막의 표면형상에 대해 고찰하였다. 중착압력, 중착온도, 반응기체의 유속에 따라 증착층의 표면형상이 큰 변화를 나타냈으며, 증착압력과 반응기체의 유속이 증가할수록 유효면적이 최대가 되는 증착온도가 증가하였다. 이러한 실험결과는 안정한 핵의 생성률이 최대가 될때 유효표면적이 최대가 된다는 가정으로부터 유도된 식과 일치하는 결과를 나타냈다.

저압 화학 증착법으로 증착된 다결정실리콘에 As를 이온주입하여 As농도와 25~105˚C 범위의 측정온도에 따른 비저항의 변화를 조사하였다. 비저항이 최대가 되는 적정 As농도가 존재하였으며 이때 비저항의 온도의존성면에서 활성화에너지 값도 최대를 보였다. Passivation공정후 감소된 비저항이 O2플라즈마 처리와 N2 분위기에서의 열처리에 의하여 회복되는 현상에 대하여 설명한다.