SOG박막 밑에 층간 절연박으로 사용하는 PECVD산화막을 Si rich산화막으로 만들어 줌으로써 실리콘 dangling bond가 수소원자나 수분과 결합하여 SOG박막으로 부터 침투되는 수소원자나 수분의 확산을 억제하므로서 소작 열화되는 것을 방지한다. 이러한 Si rich산화막의 기본 특성을 알아보기 위하여 LF/HF power비와 SiH4/N2O gas유량비를 변화시켜서 박막 특성을 조사하였다. 저주파 power만 변화시킨 경우, 증착속도가 감소하고 굴절율과 압축응력에 증가하며 FTIR에서 3300cm-1~3800cm-1영역의 수분에 의한 peak이 감소하는 것으로 보아 박막이 치밀해짐을 알 수 있고, SiH4기체유량을 증가시킨 경우엔 증착속도, 굴절율, 식각속도는 증가하나 압축응력은 감소한다. FTIR에서 Si-O-Si peak의 세기가 감소하고 낮은 파수영역으로 이동하며, AES분석 결과에서 일반적인 oxide(Si:0=1:1.98)에서 보다 Si:O비가 1:1.23으로 낮아 PECVD산화 막내의 Si danling bond가 증가했음을 알 수 있었다.

서브마이크론 설계규칙을 갖는 소자의 이층 배선 공정에서 다챔버 장비를 이용한 금속 층간절연막의 공극없는 평탄화를 위하여 PECVD와 O3 ThCVD산화막의 증착시 층덮힘성을 연구하였다. 산화막의 두께가 증가됨에 따라 변화되는 순간단차비의 개념을 도입하여 공극형성의 개시점을 예측할 수 있는 관계식을 모델링하였고, 금속배선간격의 초기 단차비가 다양한 패턴에서 산화막의 두께에 따른 순간 단차비의 변화를 조사하였다. 모델링 검정결과 5˚이하의 re-entrant각을 갖는 TEOS에 의한 PECVO 산화막의 순간단차비가 모델링에 잘 일치하였다. 공극없는 평탄화는 제1층의 PECVD 산화막의 순간 단차비를 0.8이하로 유지하거나 Ar sputter식각을 통하여 산화막의 모서리에 경사를 준후 층덮힘성이 우수한 O3 ThCVD산화막을 증착함으로써 가능하였다. O3 ThCVD산화막의 etchback이 non etchback공정에 비하여 via접쪽저항체인에서 높은 수율을 보였으며, via접촉저항은 0.1~0.3Ω/μm2로 나타났다.

2충의 BPSG를 사용하는 서브마이크론 CMOS DRAM에 있어 전기적 특성에 관한 BPSG flow온도의 영향을 비교하였다. BPSG flow온도를 850˚C/850˚C, 850˚C/900˚C, 900˚C/900˚C의 3가지 다른 조합을 적용하여 문턱전압, 파괴전압, Isolation전압과 더불어 면저항과 접촉 저항을 조사하였다. 900˚C/900˚C flow의 경우 NMOS에서 문턱전압은 0.8μm 미만의 채널길이에서 급격히 감소하나 PMOS 경우는 차이가 없었다. NMOS와 PMOS의 파괴전압은 각각 0.7μm와 0.8μm 이하에서 급격히 감소하였다. 그러나 850˚C/850˚C flow의 경우에는 NMOS와 PMOS모두 문턱전압과 파괴전압은 채널길이 0.7μm까지 감소하지 않았다. Isolation전압은 BPSG flow온도 감소에 따라 증가하였다. 면저항과 접촉 저항은 BPSG flow온도가 900˚C에서 850˚C로 감소됨에 따라 급격히 증가되었다. 이와 같은 결과는 열처리 온도에 따라 dopant의 확산과 활성화에 관련 있는 것으로 생각된다. 접촉 저항 증가에 대한 개선 방법에 대하여 고찰하였다.

pMOS소자의 p+게이트 전극으로 다결정실리콘과 비정질실리콘을 사용하여 고온의 열처리 공정에 따른 붕소이온의 침투현상을 high frequency C-V plot, Constant Current Stress Test(CCST), Secondary Ion Mass Spectroscopy(SIMS) 및 Transmission Electron Microscopy(TEM)를 이용하여 비교하였다. C-V plot분석 결과 비정질실리콘 게이트가 다결정실리콘 게이트에 비해 flatband전압의 변화가 작게 나타났으며, 게이트 산화막의 절연파괴 전하밀도에서는 60~80% 정도 향상된 값을 나타내었다. 비정질실리콘 게이트는 증착시 비정질로 형성되는 구조로 인한 얇은 이온주입 깊이와 열처리 공정시 다결정실리콘에 비교하여 크게 성장하는 입자 크기 때문에 붕소이온의 침투 경로가 되는 grain boundary를 감소시켜 붕소이온 확산을 억제한 것으로 생각된다. Electron trapping rate와 flatband 전압 변화와의 관계에 대하여 고찰하였다.

Ta-silicide의 게이트 전극 및 비트라인(bit line)으로의 사용가능성을 알아보기 위하여 As, P, BF2가 5×1015cm-2의 농도로 이온주입된 다결정 실리콘에 탄탈륨을 스퍼터링으로 증착한 후 급속 열처리로 Ta-silicide를 형성하였다. 형성된 Ta-silicide의 특성은 4-탐침법, X-rayghlwjf, SEM 단면사진과 α-step으로 조사하였으며, 불순물들의 거동은 Secondary Ion Mass Spectroscopy(SIMS)로 알아보았다. TaSi2의 형성은 800˚C에서 시작하며 1000˚C 이상에서 완료됨을 알았다. 형성된 TaSi2층으로 out-diffusion 하였다.

저압 화학 증착법으로 증착된 다결정실리콘에 As를 이온주입하여 As농도와 25~105˚C 범위의 측정온도에 따른 비저항의 변화를 조사하였다. 비저항이 최대가 되는 적정 As농도가 존재하였으며 이때 비저항의 온도의존성면에서 활성화에너지 값도 최대를 보였다. Passivation공정후 감소된 비저항이 O2플라즈마 처리와 N2 분위기에서의 열처리에 의하여 회복되는 현상에 대하여 설명한다.

불순물이 주입된 실리콘 기판에 500 두께의 탄탈륨 박막을 증착한 후 실리사이드를 형성시키기 위해 아르곤 분위기에서 급속열처리(RTA)률 하였다. 형성된 TaSi2와 불순물의 거동은 XRD, SEM, 4-point probe, HP4145와 SIMS로 조사하였다. 불순물의 종류에 관계없이 TaSi2는 RTA 온도가 800˚C일때 형성되기 시작하였으며 1000˚C이상에서 증착된 Ta가 전부 TaSi2로 상 전이가 일어났다. 또한 TaSi2/P+영역에 대한 접촉저항간은 contact size가 0.9×0.9(μm2)일때 22Ω 낮은값을 가졌으며 이온 주입된 불순물은 RTA처리시 형성된 TaSi2층으로 out-diffusion이 일어났다.