Amorphous (a-Si) films were epitaxially crystallized on a very thin large-grained poly-Si seed layer by a silicide-enhanced rapid thermal annealing (SERTA) process. The poly-Si seed layer contained a small amount of nickel silicide whichcan enhance crystallization of the upper layer of the a-Si film at lower temperature. A 5-nm thick poly-Si seed layer was thenprepared by the crystallization of an a-Si film using the vapor-induced crystallization process in a NiCl2 environment. Afterremoving surface oxide on the seed layer, a 45-nm thick a-Si film was deposited on the poly-Si seed layer by hot-wire chemicalvapor deposition at 200oC. The epitaxial crystallization of the top a-Si layer was performed by the rapid thermal annealing(RTA) process at 730oC for 5 min in Ar as an ambient atmosphere. Considering the needle-like grains as well as thecrystallization temperature of the top layer as produced by the SERTA process, it was thought that the top a-Si layer wasepitaxially crystallized with the help of NiSi2 precipitates that originated from the poly-Si seed layer. The crystallinity of theSERTA processed poly-Si thin films was better than the other crystallization process, due to the high-temperature RTA process.The Ni concentration in the poly-Si film fabricated by the SERTA process was reduced to 1×1018cm−3. The maximum field-effect mobility and substrate swing of the p-channel poly-Si thin-film transistors (TFTs) using the poly-Si film prepared by theSERTA process were 85cm2/V·s and 1.23V/decade at Vds=−3V, respectively. The off current was little increased underreverse bias from 1.0×10−11 A. Our results showed that the SERTA process is a promising technology for high quality poly-Si film, which enables the fabrication of high mobility TFTs. In addition, it is expected that poly-Si TFTs with low leakagecurrent can be fabricated with more precise experiments.

Modified thermal annealing was applied to the activation of the polycrystalline silicon films doped as p-type through implantation of B2H6. The statistical design of experiments was successfully employed to investigate the effect of rapid thermal annealing on activation of polycrystalline Si doped as p-type. In this design, the input variables are furnace temperature, power of halogen lamps, and alternating magnetic field. The degree of ion activation was evaluated as a function of processing variables, using Hall effect measurements and Raman spectroscopy. The main effects were estimated to be furnace temperature and RTA power in increasing conductivity, explained by recrystallization of doped ions and change of an amorphous Si into a crystalline Si lattice. The ion activation using rapid thermal annealing is proven to be a highly efficient process in low temperature polycrystalline Si technology.

대면적의 비정질 실리콘 박막을 가우스 분포(Gaussian Profile)의 일차원 선형빔(line shape beam)을 가지는 엑시머 레이저를 사용하여 결정화를 시켰다. (Corning 7059 glass)위에 증착된 비정질 실리콘 박막이 재결정화된 실리콘 박막의 경우, 두께에따라 결정화되는 모양이 다르게 나타났다. 따라서 두께에 따라 결정화되는 상태의 변화를 조사하기 위하여 angle wrapping 방법을 새롭게 도입하여 깊이에 따른 Si층이 5μm 이상되도록 angle wrapping한 후에 박막의 두께에 따른 micro-raman spectra를 측정하여 결정화상태에 따른 잔류응력을 조사하였다. 또한 기판의 온도가 상온인 경우에 엑시머 레이저의 밀도가 300mJ/cm2에서 열처리한 경우에 재결정화된 Si 박막의 잔류응력에 박막의 표면에서 박막의 깊이에 따라 1.3×1010에서 1.6×1010을 거쳐 1.9×1010 dyne/cm2으로 phase의 변화에 따라 증가하였다. 또한 기판의 온도가 400˚C에서 최적의 열처리 에너지 밀도인 300mJ/cm2에서는 박막의 깊이에 따른 결정화 상태의변화에 따라 thermal stress 의 값이 8.1×109에서 9.0×109를 거쳐 9.9×109 dyne/cm2으로 변화하는 것을 알 수 있다. 따라서 liquid phase에서 solid phaserk 변화함에 따라 stress값이 증가하는 것을 알 수 있다.

P가 고농도로 도핑된 다결정 Si 기판 위에 Co/Ti 이중층막을 스퍼터 증착하고 급속열처리함으로써 얻어지는 실리사이드 층구조, 실리사이드막의 응집, 그리고 도펀트의 재분포 등을 단결정 Si 기판 위에서의 그것들과 비교하여 조사하였다. 다결정 Si 기판위에 형성한 Co/Si 이중층을 열처리할 때 단결정 기판에서의 경우보다 CoSi2로의 상천이는 약간 더 낮은 온도에서 시작되며, 막의 응집은 더 심하게 일어난다. 또한, 다결정 Si 기판내의 도펀트보다 웨이퍼 표면을 통하여 바깥으로 outdiffusion 함으로써 소실되는 양이 훨씬 더 많다. 이러한 차이는 다결정 Si 내에서의 결정립계 확산과 고농도의 도펀트에 기인한다. Co/Ti/doped-polycrystalline si의 실리사이드화 열처리후의 층구조는 polycrystalline CoSi2/polycrystalline Si 으로서 Co/Ti(100)Si을 열처리한 경우의 층구조인 Co-Ti-Si/epi-CoSi2/(100)Si 과는 달리 Co-Ti-Si층이 사라진다.