In this study, the influence on the surface passivation properties of crystalline silicon according to silicon wafer thickness, and the correlation with a-Si:H/c-Si heterojunction solar cell performances were investigated. The wafers passivated by p(n)-doped a-Si:H layers show poor passivation properties because of the doping elements, such as boron(B) and phosphorous(P), which result in a low minority carrier lifetime (MCLT). A decrease in open circuit voltage (Voc) was observed when the wafer thickness was thinned from 170μm to 50μm. On the other hand, wafers incorporating intrinsic (i) a-Si:H as a passivation layer showed high quality passivation of a-Si:H/c-Si. The implied Voc of the ITO/p a-Si:H/i a-Si:H/n c-Si wafer/i a-Si:H/n a-Si:H/ITO stacked layers was 0.715 V for 50μm c-Si substrate, and 0.704 V for 170μm c-Si. The Voc in the heterojunction solar cells increased with decreases in the substrate thickness. The high quality passivation property on the c-Si led to an increasing of Voc in the thinner wafer. Short circuit current decreased as the substrate became thinner because of the low optical absorption for long wavelength light. In this paper, we show that high quality passivation of c-Si plays a role in heterojunction solar cells and is important in the development of thinner wafer technology.

웨이퍼를 위한 생산 라인이 중설되었을 경우 현재 가지고 있는 라인을 기반으로 하여 시간과 생산량을 조사한 수 5M라인과 50M 라인의 문제점을 파악하고 각 공정별 대기시간과 재고를 파악하여 최적의 생산라인을 만들 수 있게 한다. Simulation은 ARENA를 사용하였으며 시간과 생산 수량의 Data는 기존의 생산라인에서 조사하였다. 새로운 생산 라인을 증설할 때 가장 큰 문제점인 재고와 라인 평준화 부분에 대한 자료가 Simulation을 통하여 나타나져 문제 분석이 효율적으로 이루어 질수 있으나 통계적인 예측을 하기에는 시간이 너무 짧아 기계의 평균적인 작업 시간과 이동시간을 가지고 작품을 만들었으며, 사실과 근사한 값을 가지도록 노력을 하였다. 그 결과, 가동률연과 WIP부분에서 문제점이 발생을 하는 것을 찾을 수 있었으며 이결과를 바탕으로 실제 생산라인을 설계함에 있어 도움을 줄 수 있다. Solar Wafer 생산라인은 표준화가 이루어져 있지 않으며 자동화 또한 이루어져 있지 않아 많은 생산을 하는데 어려움이 있으며 공정의 최적화를 찾기 힘든 부분에 대한 생산라인의 문제점을 파악하여 라인의 평준화에 도움을 줄 수 있으며 생산되기 전 월별 주별 생산량을 미리 파악하여 생산관리에 도움을 줄 것이라 기대된다.

This paper investigates the dependence of a-Si:H/c-Si passivation and heterojunction solar cell performances on various cleaning processes of silicon wafers. It is observed that the passivation quality of a-Si:H thin-films on c-Si wafers depends highly on the initial H-termination properties of the wafer surface. The effective minority carrier lifetime (MCLT) of highly H-terminated wafer is beneficial for obtaining high quality passivation of a-Si:H/c-Si. The wafers passivated by p(n)-doped a-Si:H layers have low MCLT regardless of the initial H-termination quality. On the other hand, the MCLT of wafers incorporating intrinsic (i) a-Si:H as a passivation layer shows sensitive variation with initial cleaning and H-termination schemes. By applying the improved cleaning processes, we can obtain an MCLT of 100μsec after H-termination and above 600μsec after i a-Si:H thin film deposition. By adapting improved cleaning processes and by improving passivation and doped layers, we can fabricate a-Si:H/c-Si heterojunction solar cells with an active area conversion efficiency of 18.42%, which cells have an open circuit voltage of 0.670V, short circuit current of 37.31 mA/cm2 and fill factor of 0.7374. These cells show more than 20% pseudo efficiency measured by Suns-Voc with an elimination of series resistance.