Atomic layer deposition(ALD) is a promising deposition method and has been studied and used in many different areas, such as displays, semiconductors, batteries, and solar cells. This method, which is based on a self-limiting growth mechanism, facilitates precise control of film thickness at an atomic level and enables deposition on large and three dimensionally complex surfaces. For instance, ALD technology is very useful for 3D and high aspect ratio structures such as dynamic random access memory(DRAM) and other non-volatile memories(NVMs). In addition, a variety of materials can be deposited using ALD, oxides, nitrides, sulfides, metals, and so on. In conventional ALD, the source and reactant are pulsed into the reaction chamber alternately, one at a time, separated by purging or evacuation periods. Thermal ALD and metal organic ALD are also used, but these have their own advantages and disadvantages. Furthermore, plasma-enhanced ALD has come into the spotlight because it has more freedom in processing conditions; it uses highly reactive radicals and ions and for a wider range of material properties than the conventional thermal ALD, which uses H2O and O3 as an oxygen reactant. However, the throughput is still a challenge for a current time divided ALD system. Therefore, a new concept of ALD, fast ALD or spatial ALD, which separate half-reactions spatially, has been extensively under development. In this paper, we reviewed these various kinds of ALD equipment, possible materials using ALD, and recent ALD research applications mainly focused on materials required in microelectronics.

화학적 산화막(SiOx)이 형성된 Si(100)기판 위에 Co-silicide의 형성과 계면 형상에 관한 연구를 하였다. 화학적 산화막은 과산화수소수(H2O2)의 인위적 처리에 의해 약 2nm을 형성시켰다. 그 위에 5nm 두께의 Co 박막을 전자빔 증착기에 의해 증착시킨 후 열처리하여 Co-silicide를 형성하였다. 화학적 산화막 위에서 Co-silicide 반응기구를 알아 보기 위해 500˚C-900˚C의 온도 범위에서 ex-situ와 in-situ 열처리를 하였다. 이와같이 형성된 Co-silicide 시편의 상형성, 표면 및 계면 형상, 그리고 화학적 조성을 XRD, SEM, TEM, 그리고 AES를 이용하여 분석하였다. 분석 결과 es-situ 열처리시 700˚C까지 CoSi2 상은 형성되지 않았고 Co의 응집화현상이 일어났다. 800˚C 열처리한 경우에는 CoSI2가 형성되었고 facet 현상이 크게 나타났으며 불연속적인 grain 들이 형성되었다. In-situ 열처리한 경우에는 저온에서 (550 ˚C)반응하여 Co-silicide가 형성되기 시작하였으며 600˚C부터는 facet에 의해 박막의 특성이 나빠지기 시작했다. 550˚C에서 Co가 화학적 산화막 층을 통해 확산하여 균질한 Co-silicide를 형성하였다. 이와같이 형성된 균질한 실리사이드 층을 이용하여 다단계(550˚C-650˚C-800˚C)열처리에 의해 균질한 다결정 CoSI2의 형성이 관찰되었다.

리모트 수소 플라즈마에 의한 Si 웨이퍼 표면 위의 Fe 불순물의 제거효과를 조사하였다. 세정시간 10분 이하와 rf-power 100W이하의 범위에서 최적 공정조건은 각각 1분과 100W이였으며, 플라즈마 노출시간이 짧을수록, rf-power가 증가할수록 Fe제거 효과가 더 향상되는 것으로 나타났다. 또한, 고압보다는 저압 하에서 Fe 제거효과가 더 우수하였는데, 저압 하에서는 h2 유량이 20sccm, 고압 하에서는 60sccm일 때 Fe 제거효과가 가장 우수하였다. 플라즈마 세정 직후의 열처리는 금속오염의 제거효과를 향상시켰으며, 600˚C에서 최상의 효과를 얻을 수 있었다. AFM 분석결과에 의하면 표면 거칠기는 플라즈마 세정에 의하여 30-50% 향상되었는데, 이것은 Fe 오염물과 더불어 Si 표면의 particle이 제거된 데 기인하는 것으로 생각된다. 또한 본 논문에서는 수소 플라즈마에 의한 Si 웨이퍼 표면의 Fe 제거기구에 관해서도 자세히 고찰하였다.

단결정 Si(100) 기판과 비정질 Si 기판위에 Co/Zr 이중층을 이용하여 형성시킨 Co 실리사이드의 성장 거동에 대하여 연구하였다. 전자빔 증착기를 사용하여 단결정과 비정질 Si 기판위에 Zr 50Å과 Co 100Å을 차례로 증착한 박막을 500˚C부터 800˚C까지 100˚C 간격으로 질소 분위기에서 30초 동안 급속열처리를 하여 Co 실리사이드를 형성시켰다. 각 온도에서 열처리된 시편의 상형성, 화학적 조성, 계면의 형상, 전기적 특성을 XRD, AES, RBS, TEM, HRTEM 등으로 분석하였다. 분석 결과 CoSi2 상이 단결정 기판에서는 700˚C 이상에서 기판과 정합성장을 하였고 비정질 기판에서는 다결정 성장을 하였으며 Co 실리사이드의 상형성 온도는 단결정 기판에서보다 비정질 기판에서 100˚C정도 낮아졌다. CoSi2와 같은 Co rich 중간상은 두 기판 모두 형성되지 않았으며 초기 Co 실리사이드의 상형성 온도는 Co 단일층으로 상을 형성시킬 때 보다 더 높았다. Co 실리사이드와 Si 기판의 계면의 형상은 단결정 기판의 경우보다 비정질 기판에서 더 균질하였다. 박막의 면저항은 600˚C이하의 열처리 온도에서는 비정질 기판에서 형성된 Co 실리사이드 박막이 더 낮은 값을 나타내었고 그 이상의 열처리 온도에서는 단결정 기판에서 형성된 박막의 면저항값이 더 낮은 값을 나타내었으며 두가지 기판에서 형성된 박막 모두 800˚C에서 가장 낮은 면저항 값을 보였다.

열차폐코팅층의 박리는 세라믹/금속접합층 계면에서 취성이 큰 스피텔의 생성, 금속과 세라믹의 열팽창계수의 차이, 세라믹층의 상변태, 코팅층의 잔류응력에 기인한다. 본 연구에서는 인코넬 713C에 전자빔 코팅 및 플라즈마 용사법으로 코팅된 안정화지르코니아/CoNiCrAIY 계면의 산화거동을 조사하기 위하여 900˚C에서 등온산화시험동안 생성되는 산화막층과 스피넬 생성 거동을 관찰, 분석하였다. 코팅 직후 코팅층에 고르게 분포하고 있는 Co,Ni,Cr,AI,Zr의 원소들이 산화시간에 따라 확산하여 산화반응을 하였다. 초기 20시간의 산화기시간에 안정화지르코니아/CoNiCrAIY 계면에 주요 성분이 α-AI2O3인 산화막층이 생성되었고, CoNiCrAIY층에는 AI의 외부확산으로 인한 AI 결핍지역이 생성되었다. 산화시험동안 α-AI2O층이 임계두께까지 성장한 후에 산화막층의 성장속도는 감소하였고, 안정화지르코니아/산화막층 계면에 스피넬, Cr2O3, CO2CrO4의 형성으로 인한 크랙이 관찰되었다.

Si(001)기판 위에 형성시킨 Zr-silicide의 전기적, 물리적 특성에 관한 연구를 하였다. Zr 박막은 전자빔 증착기를 사용하여 증착하였으며, 500˚C 열처리하여 Zr-silicide를 형성시켰다. 각 온도에서 열처리된 Zr-silicide시편의 상형성, 전기적 특성, 화학적 조성, 표면 및 계면 형상을 XRD, four-point probe, AES, TEM과 HRTEM으로 분석하였다. 분석 결과 600˚C부터 Zr과 Si기판의 계면에서 C49 ZrSi2의 생성이 관찰되었다. Zr-Silicide박막의 비저항은 C49 ZrSi2의 형성에 영향을 받는 것으로 관찰되었으며, 500˚C 열처리 후에는 184.3 μΩ-cm로 낮아졌으며, C49 ZrSi2가 박막에 완전히 형성된 800˚C 열처리 후에는 32μΩ-cm의 낮은 저항을 나타내었다. 형성된 C49 ZrSi2박막은 균질한 화학적 조성을 하고 있음을 AES 분석으로 확인하였다. Zr-silicide의 표면 및 계면의 형상을 TEM과 HRTEM으로 관찰하였으며, 600˚C 열처리 후에 계면에서 ZrSi2의 상형성이 시작되는 것을 관찰하였다. 800˚C 열처리 후에도 계면과 표면형상은 비교적 균질한 형상이 유지되었음이 관찰되었으며, 이는 C49 ZrSi2가 높은 온도에서도 잘 응집되지 않으며 고온 안정성을 가지는 재료임이 관찰되었다.

반도체 소자가 고집적화 됨에 따라 단위공정의 수가 증가하게 되었고 동시에 실리콘 기판의 오염에 대한 문제가 증가하였다. 실리콘 기판의 주 오염물로는 유기물, 파티클, 금속분순물 등이 있으며 특히, Cu와 Fe과 같은 금속불순물은 이온주입 공정, reactive ion etching, photoresist ashing과 같은 실 공정 중에 1011-1013atoms/㎤정도로 오염이 되고 있다. 그러나 금속불순물 중 Cu와 같은 전기음성도가 실리콘 보다 큰 오염물질은 일반적인 습석세정방법으로는 제거하기 힘들다. 따라서 본 연구에서는 Cu와 Fe과 같은 금속불순물을 제거할 목적을 건식과 습식 세정방법을 혼합한 UV/ozone과 HF세정을 제안하여 실시하였다. CuCI2와 FeCI2 표준용액으로 실리콘 기판을 인위적 오염한 후 split 1(HF-only), split 2 (UV/ozone+HF), split 3 (UV/ozone + HF 2번 반복), split 4(UV/ozone-HF 3번 반복)를 실시하였고 TXRF(Total Reflection X-Ray Fluorescence)와 AFM(Atomic Force Microscope)으로 금속불순물 제거량과 표면거칠기를 각각 측정하였다. 또한 contact angle 측정으로 세정에 따른 표면상태도 측정하였다. TXRF 측정결과 split 4가 가장 적은 양의 금속불순물 잔류량을 보였으며 AFM 분석을 통한 표면거칠기도 가장 작은 RMS 값을 나타내었다. Contact angle 측정 결과 UV/ozone 처리는 친수성 표면을 형성하였고 HF처리는 소수성 표면을 형성하였다.

리모트 수소 플라즈마를 이용하여 Si 기판 위의 구리 오염의 제거 효과에 관하여 조사하였다. 최적의 공정 조건을 찾기 위하여 Si 기판을 1ppm CuCI2 표준 화학 용액으로 인위적으로 오염시킨 후 rf power와 세정시간, 거리 (수소플라즈마 중심에서 Si 기판표면까지의 거리)등의 공정 변수를 변화시키며 리모트 수소 플라즈마 세정을 실시하였다. 리모트 수소 플라즈마 세정 후 Si 표면의 분석을 위하여 TXRF(total x-ray reflection fluorescence)와 AFM(atomic force microscope)측정을 실시하였다. 리모트 수소 플라즈마 세정이 Cu의 제거에 효과적이며 Si 표면의 거칠기에 나쁜 영향을 주지 않음을 TXRF와 AFM 분석결과로부터 알 수 있었다. Cu 불순물의 흡착 메커니즘은 산화 환원 전위 이론으로 설명될 수 있으며, Cu 불순물의 제거 메커니즘은 XPS(x-ray photoelectron spectroscopy)분석결과를 근거로 하여 다음과 같이 설명할 수 있다. :먼저 Cu 이온이 Si 표면에 흡착되어 화학적 산화막을 생성한다. 그 다음, 수소 플라즈마 중의 반응성이 강한 수소이온이 이 산화막을 분해시켜 제거하며 Cu 불순물은 산화막이 제거될 때 함께 제거된다.

리모트 수소 플라즈마를 이용하여 실리콘 웨이퍼 표면 위에 있는 금속불순물의 제거 및 제거기구에 관하여 조사하였다. 실리콘의 표면과 내부분석을 위하여 TXRF(total reflection x-ray fluorescence)와 SPV(surface photovoltage), AFM(atomic force microscope)을 사용하였다. TXRF 분석결과 리모트 수소 플라즈마가 금속오염물질 제거에 상당한 효과가 있는 것으로 나타났다. TXRF분석결과 리모트 수소 플라즈마가 금속오염물질 제거에 상당한 효과가 있는 것으로 나타났다. 리모트 수소플라트마 처리 후 금속오염은 금속원소의 종류에 따라 1010atoms/cm2-1011atoms/cm2수준이었다. SPV분석결과를 보면 수소 플라즈마 처리에 의해 minority carrier 수명이 전반적으로 증가하였다. AFM 분석을 통하여 수소 플라즈마 처리가 표면 손상을 일으키지 않으며 표면의 거칠기에 나쁜 영향을 미치지 않음을 알 수 있었다. 또한 본 실험에서 나타난 결과들을 종합해 볼 때 금속오염물의 제거기구는 자연산화막 혹은 수소로 passivate된 실리콘 웨이퍼 표면을 수소 플라즈마에서 발생된 수소원자가 실리콘표면을 약하게 에칭할 때 떨어져 나가는 'lift-off'가 유력한 것으로 판단된다.

반도체 소자가 점점 고집적회되고 고성능화되면서 Si 기판 세정 방법은 그 중요성이 더욱 더 커지고 있다. 특히 ULSI급 소자에서는 세정 방법이 소자 생산수율 및 신뢰성에 큰 영향을 끼치고 있다. 본 연구에서는 HF-last 세정에 UV/O3과 SC-1 세정을 삽입하여 그 영향을 관찰하였다. 세정 방법은 HF-last 세정을 기본으로 split 1(piranha+HF), split 2(piranha+UV/O3+HF), split 3(piraha+SC-1+HF), split 4(piranha+(UV/O3+HF) x3회 반복)의 4가지 세정 방법으로 나누어 실험하였다. 세정을 마친 Si 기판은 Total X-Ray Fluorescence Spectroscopy(AFM)을 사용하여 표면거칠기를 측정하였다. 또한 세정류량을 측정하고, Atomic Force Microscopy(AFM)을 사용하여 표면거칠기를 측정하였다. 또한 세정후 250Å의 gate 산화막을 성장시켜 전기적 특성을 측정하였다. UV/O3을 삽입한 split 2와 split 4세정방법이 물리적, 전기적 특성에서 우수한 특성을 나타냈고, SC-1을 삽입한 split 3세정 방법이 표준세정인 split 1세정 방법보다 우수하지 못한 결과를 나타냈다.

초청정 Si 기판위에 Ti을 증착하여 형성시킨 Ti-silicide의 상전이와 각상의 표면 및 계면형상을 Ti 증착두께, 열처리 온도, 기판의 방위에 따라 조사하였다. 초 고진공 챔버에서 각각 400Å 및 200Å의 Ti를 500˚C부터 900˚C까지 100˚C간격으로 가열되어 있는 Si(100) 및 Si(111) 기판에 증착하여 Ti-silicide를 형성하였다. 형성된 Ti-silicide를 XRD, SEM, TEM으로 상전이와 각상의 표면 및 계면 형상을 관찰하였다. 관찰결과 C49에서 C54상으로의 상전이 온도는 650˚C정도이었고, 기판의 방위와 박막의 증착 두께에 따라 상전이 온도의 변화가 관찰되었으며, 이 상전이 온도의 변화를 표면에너지와 체적에너지에 기초를 둔 고찰을 통해 설명하였다. 그리고 C49상은 증착한 박막에서의 Si 원자의 비균질한 확산 특성으로 인해 거친 계면을 나타내고 있으나, C54상은 비교적 균질한 계면을 나타내고 있으며 응집화에 의해 island가 형성된 것이 관찰되었다.

Gate oxide의 특성은 세정공정에서 사용된 last세정용액에 큰 영향을 받는다. Standard RCA, HF-last, SCI-last, and HF-only 공정들은 gate oxidation하기 전 본 실험에서 행해진 세정공정들이다. 세정공정을 마친 Si기판들은 oxidation furnace에서 900˚C로 thermal oxidation공정을 거치게 된다. 100Å의 gate oxide를 성장시킨 후 lifetime detector, VPD, AAS, SIMS, TEM, 그리고 AFM고 같은 분석장비를 이용하여 oxide의 특성을 평가했다. HF-last와 HF-only 공정에 의해 금속 불순물들이 매우 효과적으로 제거됐음을 알 수 있었다. Oxide의 표면 및 계면 형상은AFM과 TEM 측정을 통하여 관찰하였다. 표면거칠기는 SCI 세정용액을 사용한 splits 실험에서 불균일함이 관찰되었고 HF-only세정공정을 거친 시편 및 계면이 가장 smooth했다.

초청장 Si(111)기탄상에 초고진공 챔버에서 Ti을 증착하여 TiSi2를 에피층으로 성장시켰다. 재구성된 (reconstructed) Di(111)표면에 상온에서 50Å 두께의 Ti을 증착한 후 100˚C간격으로 800˚C까지 열처리 하였다. TiSi2박막의 구조는 전자회절 패턴 분석을 통하여 준안정상인 C49상임을 확인하였다. SEM 사진은 세가지 형태의 island를 보이고 있다. 각 island 는 단결정이며 그 구조는 서로 다른 결정학적 방향을 갖는 에피구조이다. 이러한 TiSi2 island[112]C49 TiSi2/[110]Si, (021) C49 TiSi2/(111)Si의 방향관계를 가지고 있다.

초청정 실리콘 기판위에 동시증착(codeposition)하여 형성된 Ti silicide의 상전이와 표면 및 계면 형상을 조사하였다. UHV(UItra Highvaccum) 챔버에서 200ÅTi와 400Å Si을 400-800˚C로 가열한 실리콘 기판위에 동시증착하였다. XRD, SEM, TEM 으로 상전이와 계면 및 표면을 관찰하였다. 비교적 평편한 형상을 갖는 C49상은 500˚C와 600˚C에서 형성되었으며 응집화 현상은 관찰되지 않았다. 700˚C에서 형성된 C54는 표면과 계면의 형상이 거칠어졌다. 기판의 온도가 800˚C로 증가할때 이런 현상은 더욱 뚜렷히 관찰되었다. 400˚C와 500˚C에서 TiSi와 관련된 XRD peak가 관찰되었고, TEM사진에서 기판과 박막계면에 작은 결정들이 존재하는 것이 보이고 있다.