In 450mm wafers production environment for next-generation semiconductor production, one of the most significant features is the adoption of full automation to the whole manufacturing processes involved. The full automation system applied to the whole manufacturing processes will prevent the workers from intervening the manufacturing processes as much as possible and increase the importance of each individual wafer noticeably, and thus require a more robust scheduling system for entire semiconductor manufacturing processes. The scheduling system for 450mm wafers production also should be capable of monitoring the status of each individual wafer and collecting useful fab data in real time. Based on data (or information) gathered in each process, the real-time scheduling system function efficiently to control the whole semiconductor manufacturing processes. In this study, we first carry out preliminary survey on the system requirements and the necessary functions for constructing the real time scheduling system with considering the changes from 300mm wafer production environment to 450mm wafer production environment, and then propose the scheduler system architectures for the cluster-type production processes which are the general in 450mm wafer production environment for the efficient production scheduling. The system architectures proposed in this study involve the modules for real-time scheduling, the modules for supporting the cluster-type production, the modules for finding optimal schedules, and so on. Also, we provide the specifications of the key required functions and capabilities of the modules and the relationship among the modules proposed.　

This paper investigates the dependence of a-Si:H/c-Si passivation and heterojunction solar cell performances on various cleaning processes of silicon wafers. It is observed that the passivation quality of a-Si:H thin-films on c-Si wafers depends highly on the initial H-termination properties of the wafer surface. The effective minority carrier lifetime (MCLT) of highly H-terminated wafer is beneficial for obtaining high quality passivation of a-Si:H/c-Si. The wafers passivated by p(n)-doped a-Si:H layers have low MCLT regardless of the initial H-termination quality. On the other hand, the MCLT of wafers incorporating intrinsic (i) a-Si:H as a passivation layer shows sensitive variation with initial cleaning and H-termination schemes. By applying the improved cleaning processes, we can obtain an MCLT of 100μsec after H-termination and above 600μsec after i a-Si:H thin film deposition. By adapting improved cleaning processes and by improving passivation and doped layers, we can fabricate a-Si:H/c-Si heterojunction solar cells with an active area conversion efficiency of 18.42%, which cells have an open circuit voltage of 0.670V, short circuit current of 37.31 mA/cm2 and fill factor of 0.7374. These cells show more than 20% pseudo efficiency measured by Suns-Voc with an elimination of series resistance.

The effects of post-CMP cleaning on the chemical and galvanic corrosion of copper (Cu) and titanium(Ti) were studied in patterned silicon (Si) wafers. First, variation of the corrosion rate was investigated as afunction of the concentration of citric acid that was included in both the CMP slurry and the post-CMP solution.The open circuit potential (OCP) of Cu decreased as the citric acid concentration increased. In contrast withCu, the OCP of titanium (Ti) increased as this concentration increased. The gap in the OCP between Cu andTi increased as citric acid concentration increased, which increased the galvanic corrosion rate between Cu andTi. The corrosion rates of Cu showed a linear relationship with the concentrations of citric acid. Second, theeffect of Triton X-100®, a nonionic surfactant, in a post-CMP solution on the electrochemical characteristics ofthe specimens was also investigated. The OCP of Cu decreased as the surfactant concentration increased. Incontrast with Cu, the OCP of Ti increased greatly as this concentration increased. Given that Triton X-100®changes its micelle structure according to its concentration in the solution, the corrosion rate of eachconcentration was tested.

In this study, a new cleaning process with a low cost of ownership (CoO) was developed with ozonated DI water (DIO3). An ozone concentration of 40 ppm at room temperature was used to remove organic wax film and particles. Wax residues thicker than 200 Å remained after only a commercial dewaxer treatment. A DIO3 treatment in place of a dewaxer showed a low removal rate on a thick wax layer of 8000 Å due to the diffusion-limited reaction of ozone. A dewaxer was combined with a DIO3 rinse to reduce the wax removal time and remove wax residue completely. Replacing DI rinse with the DIO3 rinse resulted in a surface with a contact angle of less than 5˚, which indicates no further cleaning steps would be required. The particle removal efficiency (PRE) was further improved by combining a SC-1 cleaning step with the DIO3 rinsing process. A reduction in the process time was obtained by introducing DIO3 cleaning with a dewaxing process.

Single-walled carbon nanotubes (SWNTs)를 320 ℃에서 90분 동안 가열하여 비정질 탄소를 제거하고 남아 있는 금속 촉매를 제거하기 위해 염산에 24시간 처리하였다. 정제된 SWNT 표면에 산화반응을 통해 카복실기를 도입하였으며, 가혹한 환경으로 인해 길이가 짧아진 SWNT를 얻었다. 세정된 실리콘 웨이퍼를 3-aminopropyldiisopropylethoxysilane (3-APDIPES)의 톨루엔 용액에 담가 표면에 3-APDIPES의 자기 조립 단층막을 형성시켰다. SWNT의 카복실기와 3-APDIPES의 아미노기 사이의 산-염기 반응을 통해 생성되는 이온 사이의 정전기적 인력을 이용하여 실리콘 웨이퍼 표면에 SWNT를 배열하였다. Atomic Force Microscopy (AFM) 분석을 통해 반응시간과 농도에 따른 효과를 확인하였고, Transmission Electron Microscopy (TEM)을 이용해 산 처리 시간에 따른 효과를 확인하였다.

Multi-walled carbon nanotube (MWNT)를 황산과 질산의 혼산(3:1)에 넣고 상온에서 ultrasonication 을 가해주어 MWNT의 표면에 산화반응을 통하여 카복실기를 도입하였다. 세정된 실리콘 웨이퍼를 3-aminopropylethoxysilane (3-APDIPES)의 톨루엔 용액에 담그어 실리콘 웨이퍼 표면에 3-APDIPES의 자기 조립 단층막을 형성하였다. 이 과정에서 실리콘 웨이퍼 표면에 형성된 3-APDIPES 자기 조립 단층막의 두께는 8 Å 이며, 이 단층막이 매우 견고하게 실리콘 웨이퍼 표면에 결합되어져 있음을 확인하였다. MWNT의 카복실기와 3-APDIPES의 아미노기 사이의 산-염기 반응을 통하여 생성되는 이온 사이의 정전기적 인력을 이용하여 실리콘 웨이퍼 표면에 MWNT를 배열하였다. 이 때 얻어지는 MWNT의 배향은 수직 배향이 아니라 수평 배향임을 atomic force microscopy (AFM)와 field emission-scanning electron microscopy (FE-SEM) 분석을 통하여 확인하였다.

Numerical analysis was conducted to characterize particle deposition on a heated rotating semiconductor wafer with respect to wafer diameter. The particle transport mechanisms considered in this study were convection, Brownian diffusion, gravitational settling, and thermophoresis. The averaged particle deposition velocities and their radial distributions on the upper surface of the wafer were calculated from the particle concentration equation in an Eulerian frame of reference at rotating speeds of 0 and 1000 rpm, wafer diameters of 100, 300 mm and wafer heating of =0 and 5K. It was observed from the numerical results that the averaged deposition velocities on the upper surface increase, when the wafer diameter confirms increase. The comparison of the present numerical results with the available experimental results showed relatively good agreement between different studies.

실리사이드반웅을 이용하여 니켈모노실리사이드의 양측계면에 단결정실리콘을 적층시켜 전도성이 우수하며 식각특성이 달라 MEMS용 기판으로 채용이 가능한 SOS (Silicon-on-Silicide) 기판을 제작하였다. 실리콘 기판 전면에 Ni를 열증착법으로 1000Å두께로 성막하고, 실리콘 기판 경면과 맞블여 후 300~900˚C온도범위에서 15시간동안 실리사이드 처리하여 니켈모노실리사이드가 접합매체로 되는 기판쌍들을 완성하였다. 완성된 기판쌍들은 IR (infrared) 카메라를 이용하여 비파괴적으로 접합상태를 확인하고. 주사전자현미경 (scaning electron microscope)과 투과전자현미경 (tranmission electron microscope)을 이용하여 수직단면 미세구조를 확인하였다. Ni 실리사이드의 상변화가 일어나는 온도를 제외하고는 Si NiSi ∥Si 기판쌍은 기판전면에 52%이상 완전접합이 진행되었음을 확인하였고 생성 실리사이드의 두께에 따라 나타나는 명암부에 비추어 기판쌍 중앙부에 두꺼운 니켈노실리아드가 형성되었다고 판단되었다. 완성된 Si NiSi ∥ Si 기판쌍을 SBM 수직단면에 의괘 확인한 결과 접합이 완성된 기판중심부의 접합계면은 1000Å 두께의 NiSi가 균일하게 형성되었으며 배율 30,000배의 해상도에서 계면간 분리부분없이 완전한 접합이 진행되었음을 확인하였다. 반면 기판쌍 에지 (edge)부분에는 실리사이드가 헝성되지 않은 비접합상태가 발견되었다. 수직단면루과전자현미경 결과물에 근거하여 접합된 중심부에서는 피접합되는 실리콘의 경면과 니켈이 성막된 실리콘 경면 상부계면에 10-20Å의 비정질막이 발견되었으며, 산화막으로 추정되는 이 막이 접합률을 현저히 저하시키는 것을 확인하였다. 접합이 진행되지 않은 에지부는 이러한 산화막이 열처리 진행중 급격히 성장하여 피접합 실리콘층의 분리가 발생하였다. 따라서 Si NiSi ∥Si 기판쌍의 접합률을 향상시키기 위해서는 피접합 실리콘 계면과 Ni 상부층간의 비정질부를 적극적으로 제거하여야 함을 알 수 있었다.

반도체 소자의 고집적화에 따른 세정공정 수는 점점 증가하고 있는 추세에 있다 현재 사용되는 세정은 다량의 화학약품 및 초순수를 소비하며, 고온에서 행하여지고 있는 RCA세정을 근간으로 하고 있다. 세정공정수의 증가는 바로 화학약품의 사용량 증가를 초래하게 되며, 이에 따른 환경문제가 심각하게 대두되고 있는 실정에 이르렀다. 따라서 이러한 화학약품 및 초순수 사용을 절감하고, 저온에서 세정공정이 이뤄지는 기술이 향후 요구되어 지고 있다. 이번 연구는 이러한 관점에서 화학약품 및 초순수 사용량을 줄이며, 상온 공정이 이뤄지는 전리수를 이용하여 실리콘 웨이퍼 세정을 하였다. 제조된 전리수는 산화성 성질을 지닌 양극수와 환원성 성질인 음극수로 이루어지고, 각각 pH 및 ORP는 4.7/+1050mV, 9.8/-750mV를 30분 이상 유지하고 있었다 전리수의 양극수에 의한 금속제거 효과가 음극수의 효과보다 우수함을 확인할 수 있었으며, 다양한 입자제거 실험에도 불구하고, 동일한 분포도를 나타내고 있었다.

실리콘 웨이퍼 직접 접합을 성공하기 위해서는 양호한 접합면을 구성하여야 하며, 이를 위해 접합면에서 발생하는 주요 결함 중 하나인 기포형 접합 결함을 억제하여야 한다. 본 연구에서는 접합면에서 발생하는 기포형 결함의 상온 접합 및 열처리 과정에서의 거동을 관찰하여 내부의 압력이 증가함을 직접 관찰할 수 있었다. 또한, 대기압 하의 열처리에서 결함이 발생하지 않는 SiO2-SiO2 접합 웨이퍼가 진공에서의 열처리에서 결함이 발생하는 현상을 통해 기포형 결함의 내부 압력과 성장과의 관계를 실험을 통하여 증명할 수 있었다.